vim关于vhdl语法缩进的问题

wangjun403 · #1

VHDL *ft-vhdl-indent*

缺省执行类属 (generic) /端口 (port) 映射语句的对齐。下例说明这种对齐的应用:

代码：全选

  ENTITY sync IS
  PORT (
         clk        : IN  STD_LOGIC;
         reset_n    : IN  STD_LOGIC;
         data_input : IN  STD_LOGIC;
         data_out   : OUT STD_LOGIC
       );
  END ENTITY sync;

要关闭之，在 .vimrc 文件中加上

代码：全选

  let g:vhdl_indent_genportmap = 0

而上例也随之改变了对齐:

代码：全选

  ENTITY sync IS
  PORT (
    clk        : IN  STD_LOGIC;
    reset_n    : IN  STD_LOGIC;
    data_input : IN  STD_LOGIC;
    data_out   : OUT STD_LOGIC
  );
  END ENTITY sync;

上面是vim帮助文件里的用法
但是我不论怎么设置

代码：全选

let g:vhdl_indent_genportmap = 0（或者0）

语法格式都是和下面那个一样的，我个人非常不喜欢这种格式

代码：全选

  1 entity test is
  2     port(
  3     a :in std_logic
  4 );