求gvimi下verilog的配置文件

[yanshangzhao]

学了好大一会儿，没学会怎么配置，或者跟我说下怎么让他在关键字后面自动缩进，ultraedit下可以的
比方敲入module 一行后，回车后，下面一行会自动缩进四个空格，而敲入endmodule后又会自动向前移动四个空格。
偶是菜鸟，高手不要笑话

代码： 全选

module  NAND(a,b,c);
    input a;
    input b;
    output c;
    assign c=~(a&b);
endmodule